市場消息指出，中國記憶體大廠長鑫存儲（CXMT）在高頻寬記憶體（HBM）的生產上正面臨嚴重的良率與封裝挑戰。由於 HBM 的組裝程序極為複雜，其製造難度遠高於傳統的 DRAM 模組。長鑫存儲過去主要藉由三大國際記憶體廠將產能轉向 HBM 之際，順利切入並供應中國本土企業所需的傳統 DRAM 晶片，進而在全球記憶體市場崛起。然而，在嘗試自主研發高階 HBM 晶片時，長鑫存儲遭遇了嚴重的技術瓶頸。
消息指出，長鑫存儲主力研發的 8層堆疊 HBM3 記憶體晶片，產線良率目前長期卡在 25% 至 30% 的低水準。業界人士透露，在每批次 100 顆 HBM3 晶片中，幾乎有高達 80 顆無法通過品質檢測。即使順利產出，剩餘的最終產品在通過額外的測試與評估後，也僅有 70% 能夠真正獲准交付給客戶用於最終終端產品。
市場人士分析，長鑫存儲主要的挑戰在於難以將現有的 DRAM 生產製程規模化升級以涵蓋 HBM 晶片製造。單顆標準長鑫存儲 HBM 晶片需開鑿多達 3,000 個矽穿孔（TSV），藉由垂直導線連接各個層級並與基礎晶片通訊。目前長鑫存儲在鑽孔與導線配置等 TSV 技術實作上極為吃力，同時在 DRAM 晶圓層之間的堆疊（Stacking）與鍵合（Bonding）技術上也面臨重重困難。
當前全球人工智慧（AI）資料中心建置需求蓬勃發展，使 HBM 成為整體記憶體產業中最關鍵的產能瓶頸。全球 HBM 市場目前仍主要由 SK 海力士（SK hynix）、美光（Micron）與三星（Samsung）等三大巨頭壟斷。為了邁向下一代 HBM4 晶片，如 SK 海力士已開始規劃採用混合鍵合（Hybrid Bonding）技術，嘗試去除每層 DRAM 下方的凸塊（Bumps），改用底充膠（Underfill）材料進行連接，以達到多達 16 層的超高密度堆疊。
不過，去除凸塊將引入額外的技術複雜度，極度依賴無塵室環境與超高表面平整度，以確保無雜質影響堆疊效能。現階段，長鑫存儲若欲在先進記憶體封裝領域突破重圍，仍須克服從傳統 DRAM 轉向高難度 3D 堆疊封裝的重大考驗。
由 科技新報 轉載